하라스타, 지장현, 'AND 게이트 및 켤레 전치 AND 게이트 게이트를 결합하여 양자 회로 깊이를 줄이는 방법', 출원번호: 10-2021-0180649, 출원일자: 2021.12.16

특허실적 – 목록

Home / 특허실적 – 목록


제목	하라스타, 지장현, "AND 게이트 및 켤레 전치 AND 게이트 게이트를 결합하여 양자 회로 깊이를 줄이는 방법", 출원번호: 10-2021-0180649, 출원일자: 2021.12.162023-05-09 11:02
카테고리	국내 > 출원
작성자	김 호원

이전	강효은, 김용수, 심준석, 김명길, "전력 거래 방법 및 시스템", 출원번호: 10-2021-0157675, 출원일자: 2021.11.16	김 호원	2023-07-18
다음	김해용, 이진재, "ARIA의 암호화 및 복호화를 지원하는 프로세서용 32BIT 확정 명령어 체계를 갖는 하드웨어 모듈 및 이의 제어 방법", 등록번호: 10-2457166, 등록일자: 2022.10.17	김 호원	2023-05-09